# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-006865

(43) Date of publication of application: 14.01.1991

(51)Int.CI.

H01L 29/784

(21)Application number: 01-142470

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

05.06.1989


(72)Inventor: TAKENAKA SATOSHI

## (54) THIN FILM SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

## (57)Abstract:

PURPOSE: To obtain an excellent thin film transistor whose N-type channel and P-type channel have both low threshold voltages whose absolute values are nearly the same by a method wherein the active region of the thin film transistor is doped with boron with an accuracy to the extent of 1 × 1015-1 × 1019cm-3.

CONSTITUTION: A boron-doped amorphous silicon thin film 1-2 is deposited on an amorphous insulating substrate 1-1. Boron content in the film is controlled with an accuracy to the extent about 1 × 1015cm-3. After hydrogen is discharged from the thin film 1-2 by annealing under a temperature of 400-500° C, solid phase growth is performed. In low temperature annealing under a temperature of 500-700° C, only crystal grains having crystal orientations to which the activation energy of crystal growth is small are selectively made to grow and, further, the grains grow slowly to large grains. After a thin film 1-3 formed by



solid phase growth is patterned to form an island, a gate oxide film 1-5 is formed and a gate electrode 1-6 is formed. Then impurity ions are implanted by using the gate electrode 1-6 as a mask to form a source region 1-7 and a drain region 1-8 in a self-alignment manner and an interlayer insulating film 1-10 is built up.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

⑩特許出願公開

#### ⑫ 公 開 特 許 公 報(A) 平3-6865

Solnt Cl. 5

識別記号

庁内整理番号

码公開 平成3年(1991)1月14日

H 01 L 29/784

H 01 L 29/78 9056-5F

311 F

審査請求 未請求 請求項の数 2 (全5頁)

50発明の名称

薄膜半導体装置及びその製造方法

顧 平1-142470 の特

頤 平1(1989)6月5日 29出

ф 明者 竹 四発

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエブソン株式 顧 人 包出

東京都新宿区西新宿2丁目4番1号

会社

外1名 THE 理人 弁理士 鈴木 喜三郎

明細書

#### 1. 発明の名称

薄膜半導体装置及びその製造方法

#### 2. 特許請求の範囲

非品質絶縁基板上の半導体薄膜に作製 された薄膜半導体装置において、 能動領域に、 1 × 1 0 <sup>14</sup> ~ 1 × 1 0 <sup>18</sup> c m <sup>-3</sup>のポロンを含むこと を特徴とする薄膜半導体装置。

(2) 非晶質絶縁基板上に、プラズマC'VD 法により、ポロンドープ非晶質半導体薄膜を堆積 させ、 400℃~500℃のアニールにより餃ボ ロンドーブ非晶質半導体薄膜から水素を放出させ る第1の工程と、500℃~700℃の低温熱処 理により前記ポロンドーブ非晶質半導体薄膜を固 相成長させる第2の工程とを少なくとも含むこと を特徴とする薄膜半導体装置の製造方法。

#### 発明の詳細な説明

#### [産業上の利用分野]

本発明は、石英島板あるいはガラス最板のよう な非晶質絶縁基板上に形成された、結晶性の優れ

た半導体薄膜を用いた薄膜半導体装置及びその製 迫方法に関する。

#### 「従来の技術]

非晶質絶疑基板あるいは非晶質絶縁膜上に 最方位の揃った結晶粒径の大きな多結晶シリコン 落腹、 あるいは単結晶シリコン薄膜を形成する方 法は、SOI(Silicon On Insu {参考文 1ator)技術として知られている。 SOI構造形成技術, 産業図書 }。 分類すると、 再結晶化法、 エピタキシャル法、 絶 縁層埋め込み法、貼り合わせ法という方法がある。 再結晶化法には、 レーザーアニールあるいは電子 ピームアニールによりシリコンを消駐再結晶化さ せる方法と、溶融する温度までは昇温させずに固 祖成長させる園相成長法の2つに分類される。 比 較的低温で再結晶化できるという点で固相成長法 が優れている。550℃の低温熱処理にもかかわ らずシリコン薄膜の結晶粒が成長したという結果 も報告されている。(参考文獻) IEEE ectron Device Letters.

vol. EDL-8, No. 8, p361, August 1987).

#### [発明が解決しようとする課題]

しかし、 従来のように不純物末型加非品質シリコン薄膜を、 固相成長させて作製された N チャネル薄膜トランジスタは、 デブレッション方向にシフトし、 P チャネル薄膜トランジスタは、 エンハンスメント方向にシフトしている。 また、 水常にしてダングリングボンドなどの欠陥を低減させた場合にも、この様な問題点が生じる。

一方、ボロンなどの不純物深加非晶質シリコン 薄膜は、固相成長が進み易いという性質を持って おり、より大きな結晶粒が得られる。

本発明は、この様な従来の固相成長に伴う問題点を解決し、スレッシュホルド電圧(Vth)のシフトしない優れた特性の薄膜半導体装置を提供することを目的としている。

## [課題を解決するための手段]

本発明の薄膜半導体装置及びその製造方法は、 (1) 非晶質絶縁基板上の半導体薄膜に作製さ

基板1~1上にポロンドープ非晶質シリコン溶膜 1-2を堆積させる。 該ポロンドープ非晶質シリ コン薄膜1-2は一様で、 微小な結晶子は含まれ ておらず結晶成長の核が全く存在しないことが望 ましい。さらに、ポロンなどの不鈍物元素を制御 性よく添加できる方法が望ましい。 この額点から プラズマCVD法が避している。 この方法は、 光 超電力素子や、 フォトダイオードや、 感光ドラム などを作製する場合によく用いられる方法である。 非晶質シリコン薄膜を堆積させるには、 シランガ ス (SiHa) をヘリウムガス (H.) あるいは水 索ガス ( H ₂ ) で適した温度に希釈 し、 高周液電圧 を印加して、分解堆積させる。 ポロンドープ非晶 質シリコン薄膜を作製する場合は、 前記のガスに 加えてジボランガス(BaHa)を混合させて同様 に高周波電圧を印加して、 分解堆積させる。 シラ ンガスとジボランガスとの混合比を変えることに よって、 膜中のポロンドーブ型を約1×10ºsc m~1の特度まで制御することが出来る。 プラズマ CVD法の場合は、 基板温度が500℃以下でも

れた郊政半導体装置において、 能動領域に、 1 × 1 0 ' \*~ 1 × 1 0 ' \* c m - \* のポロンを含むことを 特徴とする。

(2) 非晶質地緑菌板上に、ブラズマCVD法により、ボロンドーブ非晶質半導体芽膜を増積させ、400℃~500℃のアニールにより該ボロンドーブ非晶質半導体薄膜から水素を放出される第1の工程と、500℃~700℃の低温然を固用成長させる第2の工程とを少なくとも含むことを特徴とする。

#### [実施例]

第1回(a)に於て、 1-1は非晶質絶縁基板である。 石英基板あるいはガラス基板を用いることで覆われたSi基板を用いることもある。 石英基板あるいはSiOz で覆温がれたSi基板を用いる場合は1200℃の高温を用いる場合は軟化温度が低いために約600℃以降過ブロセスに制限される。 はじめに非晶質絶縁

成膜できる。 また、 デポ 直前に水素プラズマある いはアルゴンブラズマ処理を行えば、 基板表面の 清浄化と成蹊を連続的に行うことができる。 その 後、400℃~500℃のアニールを行いポロン ドーブ非晶質シリコン薄膜から水素を放出させる。 次に、 前記ポロンドーブ非晶質薄膜 1 - 2 を間 相成長させる。 固相成長方法は、 石英管による炉 アニールが便利である。 アニール雰囲気としては、 盆素ガス、 水素ガス、 アルゴンガス、 ヘリウムガ スなどを用いる。 1 × 1 0 - から 1 × 1 0 - 1 \* T o アアの商真空雰囲気でアニールを行ってもよい。 固相成長アニール温度は500℃~700℃とす る。 この様な低温アニールでは選択的に、 結晶成 及の活性化エネルギーの小さな結晶方位を持つ結 晶粒のみが成長し、 しかもゆっくりと大きく成長 する。 第1図(b)において、1-3は固相成長 したポロンドーブシリコン薄膜を示しており、 1 - 4 は結晶粒界を示している。 ポロンなどの不純 物を含む非晶質シリコン薄膜は、 ノンドープシリ コン浮膜に比べて固相成長し易いことが知られて

いる。 (参考文献 SOI構造形成技術。 産業図 121ページ)

次に前記固相成長したポロンドーブシリコン簿 貫1-3をフォトリソグラフィ法によりパターニ ングして第1回(c)に示すように島状にする。

次に第1図 (e)に示されるように、ゲート電

不純物温度は、 1 × 1 0 <sup>1 6</sup> か 5 1 × 1 0 <sup>2 6</sup> c m <sup>- 3</sup> 程度とする。

続いて第1回(g)に示されるように、 層間絶縁 製 1 - 1 0 を 検層する。 該層間絶縁 膜材料としては、 酸化膜あるいは 窒化膜などを用いる。 絶縁性が良好ならば腰厚はいくらでもよいが、 数千人から数 μ m 程度が普通である。 窒化膜の形成方法としては、 LPCVD法あるいは プラズマCVD法などが簡単である。 反応には、 アンモニアガス (N H 1) とシランガスと 選素ガスとの混合ガス、あるいはシランガスと 選素ガスとの混合ガス などを用いる。

ここで、水素プラズマ法、あるいは水素イオン 注入法、あるいはプラズマ宮化膜からの水素の拡 散法などの方法で水素イオンを導入すると、ゲー ト酸化膜界面などに存在するダングリングボンド などの欠陥が不活性化される。この様な水素化工 程は、層間絶縁膜1-9を積層する前におこなっ てもよい。

次に第1回(h)に示すように、 前記層間絶縁

(3) 極1-6を形成する。 数ゲート電極材料としては 多結晶シリコン薄膜、 あるいはモリブデンシリサイド、 あるいはアルミニュウムやクロムなどのような金属膜、 あるいはITOやSnO; などのような透明性導電膜などを用いることができる。 成 関方法としては、 CVD法、 スパッタ法、 真空滅者法、 等の方法があるが、 ここでの詳しい説明は 省略する。

続いて第1図(f)に示すように、 前記ゲート 電福1-6をマスクとして不純物をイオンは入り 自己整合的にソース 領域1-7ちと びがしている。 前記不純物としておるいいは A s・を用い、 P c h トランジスタを作製する場合としてある。 いは A s・を用い、 P c h トランジスタを作製する場合としては、 イオン注入法の他に、 レーザードーピング法ある。 1ーコン注入法の他に、 レーザーと がある。 1ーコン注入法の他に、 レーザーと がある。 1ーコン注入で示される では 本 な の イオン として 不 英 道 板 を 用いた 場合には 熱 拡 数 法 を 使 うことが できる。

膜及びゲート絶縁膜にコンタクトホールを形成し、コンタクト電極を形成しソース電極1-11およびドレイン電極1-12とする。 該ソース電極及びドレイン電極は、アルミニュウムなどの金属材料で形成する。 この様にして薄膜トランジスタが形成される。

### [発明の効果]

ボロンドーブ非晶質シリコン溶膜を固相成長させるので、 従来のノンドーブ非晶質シリコン溶膜を固相成長させた場合よりもより大きな結晶粒を持つシリコン溶膜が得られる。 結晶粒径が大きくなれば溶膜トランジスタの O N 電流は増大する。

非晶質絶縁基板上に結晶性の優れたシリコン等膜を作製することが可能になったので SOI技術の 発展に大きく 寄与するものである。 工程数はまったく増えない。 600℃以下の低温のプロセスでも作製が可能なので、 価格が安くて耐熱温度が低いガラス基板をもちいることができる。 優れたシリコン薄膜が得られるのにかかわらずコストアップとはならない。

本発明によって得られた大粒径多結晶シリコン 薄膜を用いて薄膜トランジスタを作成すると、 優 れた特性が得られる。 従来に比べて、 薄膜トラン ジスタのON電流は増大しOFF電流は小さくな る。 またスレッシュホルド電圧も小さくなりトラ ンジスタ特性が大きく改善される。 Nチャネルと Pチャネルとの特性の不釣合いさも改善される。

A 3 サイズの様な大型ファクシミリ用の読み取り 装置を実現できる。 従って、 センサーチップの二 本難ぎのような手数がかかり信頼性の悪い技術を 回避することができ、実装歩留りも向上される。

石英基板やガラス基板だけではなく、 サファイア基板 (AliOi) あるいはMgO・AliOi, BP, CaFi等の結晶性絶縁基板も用いることができる。

以上薄膜トランジスタを例として説明したが、 パイポーラトランジスタあるいはヘテロ接合パイ ポーラトランジスタなど薄膜を利用した素子に対 しても、 本発明を応用することができる。 また、 三次元デバイスのようなSOI技術を利用した索 子に対しても、 本発明を応用することができる。 4. 図面の簡単な説明

第1図(a)から(h)は、本発明を、薄膜トランジスタに応用した場合の例を示す薄膜トランジスタの工程図である。

非晶質地線基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集合にも十分な高動作が実現される。さらに、電源電圧の低減、消費電流の低減、個類性の向上に対して大きな効果がある。また、600℃以下の低温プロセスによる作製をまた、600℃以下の低温プロセスによる作製を可能なので、アクティブマトリクス基板の低価格化及び大面積化に対してもその効果は大きい。

1-1; 非晶質絶縁基板

1-2 ; ポロンドープ非晶質シリコン辞

膜

1-3 ; 固相成長されたポロンドープ非

晶質シリコン薄膜

1-4; 結晶粒界

以上

出順人 セイコーエブソン株式会社 代理人弁理士 鈴木喜三郎 (他1名)

# 特閒平3-6865 (5)

